计数器电路如下图「计数器电路的原理图」

好久不见，今天给各位带来的是计数器电路如下图，文章中也会对计数器电路的原理图进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！

急求用74LS192芯片构成30秒倒计时电路图,数电实践课用,我不会啊,给...

采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。将作为十位的计数器输入端置为0011而将个位的输入端置为0000。

参考上图的90-0倒数器，将左边十位的ABCD(DoD1D2D3)输入预设为3，即A，B=VCC，C，D=0，其他如图更改後再试。

本设计采用555作为振荡电路，由74LSl974LS48和七段共阴LED数码管构成计时电路，具有计时器直接复位、启动、暂停、连续计时和报警功能。该电路制作、调试简单，采用普通器件，一装即成。

一个74LS192 用在低位，做十进制减计数器 另一个在高位做三进制减计数器 。这里不能采用清零的方式，应该采用置数的方式实现30进制计数器。

【数电】如何161这个芯片组成一个十六进制计数器,判断一下计数方法...

LS161就是一片16进制计数器，不用另外加其它门电路了。如下图，时钟信号从2脚输入，第1，7，9，10这4个脚都接到VCC上，即加高电平，计数从Q0Q1Q2Q3输出。7脚接电源负，16脚接VCC，即5V电源正。

首先，添加一块“74LS161”芯片，如下图所示，然后进入下一步。其次，完成上述步骤后，添加一个“与非门”，如下图所示，然后进入下一步。

此芯片是预置位的，第一片预置“9”，第二片预置“7”。第一片的计数规律：1001-1010-1011-1100-1101-1110-1111 然后输出进位脉冲，中间经过了7个脉冲相当于7进制。CP被7分频。

如何用D触发器实现2位2进制计数器电路图

1、把N个带有反相输出端（D非）的D触发器串联起来，每个D触发器的反相输出端接到自己的D输入端，前一级的输出作为后级的时钟输入信号，就构成N位二进制异步计数器。

2、见下图：【补充】：异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源，触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。

3、最佳答案 该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。

4、选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

5、LS74是双D触发器，组两位异步加法计数器很简单，每个D触发器先构成一位计数器，然后Q0非输出端作D1的CP脉冲，逻辑图如下图所示。

用74LS192构成十进制加法计数器

1、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

2、采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。

3、LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

4、LS192是4位十进制同步可逆计数器（双时钟）。清除，置数后，要加计数，加计数的计数脉冲输入到加计数的输入端，此时要保持减计数的输入端为高电平。

5、LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

6、以上为74ls192的引脚。以下为功能：P0、PPP3为计数器输入端，为清除端，Q0、QQQ3为数据输出端。

60进制计数器电路图

1、ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。

2、要用74LS192制作60进制的加法计算器如下图所示 Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风标电子技术有限公司）。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。

3、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

4、实验四 七段数码管显示电路实验目的实现十六进制计数显示。硬件需求EDA/SOPC实验箱一台。实验原理七段数码管分共阳极与共阴极两种。

5、用74ls161设计60进制计数器，看你的原理图，是二进制的60进制计数器。假如是要求按十进制数计数，这样接法就不对了。看你的原理图，上图是采用反馈置数法，计数到59时产生置数信号，送到两片161的LD端。

6、用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。

各位小伙伴们，我刚刚为大家分享了有关计数器电路如下图的知识，希望对你们有所帮助。如果您还有其他相关问题需要解决，欢迎随时提出哦！