自制十进制电子计数器

大家好！小编今天给大家解答一下有关自制十进制电子计数器，以及分享几个制作十进制数字进位表对应的知识点，希望对各位有所帮助，不要忘了收藏本站喔。

求做一个十进制的计数器!!功能要求:12v直流电源供电;能够显示0～9十...

LOAD为置数端。采用的是反馈清零法，十进制0000（十进制数0）到1001（十进制数9）的0~9的计数器。Q0和Q1端引出接了一个两输入与非门。

选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

两片74LS90都要CP1接Q0（使芯片构成10进制计数器）。两片74LS90都要R0R0S9S92接地（置位端和复位端，你用不上）。矩形波送到个位74ls90的CP0上，个位74ls90的Q3和十位74ls90的CP0相连接。

D触发器只能构成二进制数，对应的1位十进制数就是 1001=9（0000=0）；所以需要四个D触发器来构成十进制计数器，如74LS17375等等就是4D触发器芯片，也可以采用CD4013---双D触发器芯片来构造电路。

用D触发器几门电路设计一个1位十进制计数器

原理图如下：【补充】：异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源，触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。

1BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421BCD码一样，每个时钟脉冲完成一个计数周期。由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。

-01-08 用D触发器和必要的门电路设计一个可控的同步加法计数器，当控制... 9 2010-12-10 用D触发器设计一个十进制同步计数器。 一定要有原理图。

选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。

二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。选用D触发器。将D触发器的反向输出端/Q与输入D相连，触发器输入时钟信号，就是一个1BIT的二进制计数器。

用同步置数法和异步清零法设计一个十进制计数器

1、输出就是一个十进制计数器了，计到10会自动清零。74LS161：异步二进制计数器在做加法计数时是以从低位到高位逐位进位的方式T作的。因此，其中的各个触发器不是同步翻转的。

2、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

3、掌握集成计数器的功能测试及应用用异步清零端设计6进制计数器，显示选用数码管完成。用同步置零设计7进制计数器，显示选用数码管完成。

4、使用置数法实现74161的十进制计数：当74161计数到Q3Q2Q1Q0=1001时，使LD =0，为置数创造了条件。当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。

用74LS192构成十进制加法计数器

1、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

2、采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。

3、LS192D是一种同步十进制计数器，它具有同步清零、同步置数的功能，并具有异步复位的输入端。它有四个输出端，其中Q0和Q1是两个十进制输出端，Q2和Q3是两个二进制输出端。

4、ls192是4位十进制同步可逆计数器。加法计数器，芯片清除端14脚高电平时清零，计数时14脚为低电平。置数端11脚低电平时置数，计数时11脚为高电平。

5、LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

怎样用74LS194做成十进制计数器

同步双时钟4位二进制计数器。很简单的。这个有异步置位和异步清零两种功能。因此，你可以有两种做法。一种是利用置位的方式。

答案：74Is194可以实现十进制加法。解释：74Is194是一种二进制加法器，但是它可以通过将十进制数转换为二进制数后进行计算来实现十进制加法。

LS194是4位双向移位寄存器，利用它只能构成移位型计数器，如环形四进制计数器和扭环形八进制计数器，而不能实现十进制加法计数。

开关闭合时预置数选通端为低电平，选通端有效，预置数送到输出端；开关断开时预置数选通端为高电平，选通端无效，不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。

到此，以上就是小编对于制作十进制数字进位表的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。