用74ls160设计60进制计数器电路图-用74ls160实现60进制计数器

欢迎进入本站！本篇文章将分享用74ls160实现60进制计数器，总结了几点有关用74ls160设计60进制计数器电路图的解释说明，让我们继续往下看吧！

如何用两片74160来接一个60进制的计数器

首先74160是一个10进制计数芯片.用两片可构成最大为100进制的计数器.只要将左边一个74160的D1和D2端接一个与非门，然后与非门的输出端接Rd端.左边74160的Eo接右边74160的EI。

用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

由个位到十位的进位输出是左边74160的C。 因为右边74160的输出Q0~Q3最大只有0100，进位输出C就没作用， 要做到计算29的次数就需要G2进位输出。

利用两片74160组成60进制递增计数器利用两片74160组成的同步60进制递增计数器如图4-1所示，其中个位计数器(C1)接成十进制形式。十位计数器(C2)选择QC与QB做反馈端，经与非门输出控制清零端(CLR’)，接成六进制计数形式。

你把两块拆开使用，就可以利用你的十进制升级成60斤只这个数字电路。

ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。

利用74ls160实现60进制计数电路进行异步清零时有时回到00有时会出现4...

用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

=16*3+11，故需要使用两个74LS161芯片。用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

异步清零触发方式：当74LS160的异步清零端（CLR）输入低电平信号时，计数器会立即将输出清零。这种触发方式不受时钟信号的影响，可以在任何时候将计数器清零。

LS160是十进制同步加法器计数器。同步由时钟信号的清除和设置控制。附加功能包括进位输出端、设置端和清除端，以及输入端和时钟信号端口的状态输出。其他端口暂时不需要。

用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。

如何用74LS161芯片构成60进制计数器

1、LS161是16进制计数器，对于60进制（0-59）由于不是素数，故可以有四种方法。串接，并接，整体置数和整体置零。现在介绍一种最实用简单的方法，整体置数法。59=16*3+11，故需要使用两个74LS161芯片。

2、ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。

3、用两片74LS161和必要的逻辑门电路设计一个可控计数器，要求 当控制信号M=1时，实现N=60进制计数器；而当M=0时，实现N=24进制计数器。画出所设计的可控计数器的逻辑电路。

4、用74ls161设计60进制计数器，看你的原理图，是二进制的60进制计数器。假如是要求按十进制数计数，这样接法就不对了。看你的原理图，上图是采用反馈置数法，计数到59时产生置数信号，送到两片161的LD端。

5、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

6、要用74LS192制作60进制的加法计算器如下图所示 Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风标电子技术有限公司）。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。

为什么74LS160制作的60进制计数器进位有点问题啊?

1、你这么接肯定是不行的，个位进位错误。其实，74LS160十进制计数器是可以多片级联组成同步计数器的，而你接的是异步计数器。首先，两片74LS160用同一个时钟脉冲信号，即两片的CLK连在一起。

2、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

3、LS161是16进制计数器，对于60进制（0-59）由于不是素数，故可以有四种方法。串接，并接，整体置数和整体置零。现在介绍一种最实用简单的方法，整体置数法。59=16*3+11，故需要使用两个74LS161芯片。

4、ls160为十进制同步加法计数器，同步就是要受到时钟信号的控制——清零和置数，附加功能有进位输出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。

5、ls160在显示9时就产生进位，芯片就是这样设计的。因为从数值0，1，2，3，4，5，6，7，8，9，是10个数，9最大。所以在9时产生进位。这样做是正确的，你也不用解决。

6、LOAD 同步并行置入端（低电平有效）芯片介绍：74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。

用74LS160怎么设计60进制、12进制

用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

=16*3+11，故需要使用两个74LS161芯片。用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

用加法计数器74ls161清零功能接成12进制计数器，第二个图再改一下就行了。12进制，当计数到12，即Q3Q2Q1Q0=1100，把Q3Q2接到与非门上，产生清零信号。

用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。

两片74ls161练成60进制,电路图!!!感谢

ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。

用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。

LS161是16进制计数器，对于60进制（0-59）由于不是素数，故可以有四种方法。串接，并接，整体置数和整体置零。现在介绍一种最实用简单的方法，整体置数法。59=16*3+11，故需要使用两个74LS161芯片。

用74ls161设计60进制计数器，看你的原理图，是二进制的60进制计数器。假如是要求按十进制数计数，这样接法就不对了。看你的原理图，上图是采用反馈置数法，计数到59时产生置数信号，送到两片161的LD端。

设计60进制的加法计数器，采用清零法。60用二进制表示为0011 1100，因为是异步清零，当计数器从零开始计数时，计数到0011 1100时异步清零即可。要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。

小伙伴们，上文介绍用74ls160实现60进制计数器的内容，你了解清楚吗？希望对你有所帮助，任何问题可以给我留言，让我们下期再见吧。