任意进制计数器的设计-任意进制计数器设计

各位访客大家好!今天小编关注到一个比较有意思的话题，就是关于任意进制计数器设计的问题，于是小编就整理了几个相关介绍的解答，让我们一起看看吧，希望对你有帮助

用74161设计任意进制计数器。用置数法,初始值设为5。要求进制数为:

1、用74161设计任意进制计数器。用置数法，初始值设为5。要求进制数为：学号最后一位中是 0-5 的，进制数为学号最后一位 + 10；学号最后一位是 6-9 的，进制数为最后一位。

2、使用置数法实现74161的十进制计数： 当74161计数到Q3Q2Q1Q0=1001时，使LD =0，为置数创造了条件。 当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。

3、只给思路：五进制，自然是逢5进1。而74161是四位二进制可预置的同步计数器，四位二进制数最大15，也就是说最大能做16进1，用1片161就可以满足要求。

4、置数法设计十二进制计数器 置数法即通过74LS161同步预置数功能预置计数初值，计数至溢出时通过进位输出信号，再重新加载预置数实现循环十二进制计数功能。

5、因为，计数的初值不是0，而是0010，所以，需要给计数器送初值0010，这就要求采用反馈置数法。当计到最大数0110时，产生一个置数信号加到LD端，同时，在置数端D3D2D1D0加初值0010即可，送入初值0010，这也是最小数。

6、一是用时钟触发器和门电路进行设计；二是用集成计数器构成。

用74LS160怎么设计任意进制计数器

方法：使用清零端和置数端都行，比如8进制计数器，可以把Q3非，Q2，Q1，Q0接与非门后接到清零端；如果是多位如24，就用两个160，将个位的进位端接到十位的EP，ET端。

用异步清零端设计6进制计数器，显示选用数码管完成。用同步置零设计7进制计数器，显示选用数码管完成。演示电路 74LS160十进制计数器连线图如图1所示。

用74ls160或者74ls161设计2-15等进制计数器，这不能每一个进制都做一遍的。改成2~9进制，两个都可以，方法和连线完全相同。十进制数不用改，74LS160就是了。改成11~15进制只能用74LS161。以6进制为例。

可以利用反馈清0法。74160与74LS160的功能完全相同，都是十进制计数器。组成24进制计数器，利用反馈清0法，计数到24时，产生一个复位信号，使两个计数同时回0，实现改制，最大数是23。

LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。用74LS160设计任意进制计数器：74LS160是十进制同步加法器计数器。同步由时钟信号的清除和设置控制。

74ls90构成任意进制的计数器的方法如何构成一个100进制的计数器

首先要制作100进制计数器，需要用到2个74LS190N计数器，两个计数器的范围都是从0~99，然而74LS190N自身就是十进制可逆计数器，所以只需要将两个74LS190N芯片级联就可以达到100进制计数器的目的了。

分析：两位数需用2块74LS90，首先将每块接成10进制构成100进制计数器，然后设计计数到36返回清零。36的BCD码为00110110，因此可将十位的QB、QA，个位的QC、QB相“与”，结果接到2块74LS90的清零端。电路：如图3所示。

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

总结复位法和置数法设计任意进制计数器的区别

1、复位法会出现一个虚假状态，一闪而过，就是一出现就清零的那个状态，置数法不出现虚假状态。用复位法设计时必须选有清零输入端的集成计数器。置数法必须要用有预置数功能的集成计数器，两个方法的接法不同。

2、复位法任意进制计数器的设计复位法也称为反馈清零法。利用复位法所构成的N进制计数器，选用集成计数器的模应大于N，当输入N个计数脉冲后计数器就回到0状态。

3、任意模计数器的设计方法有两类：反馈复位法（清零法），是利用计数器的异步清零端或同步清零端，把计数器状态复位到某个数值来实现任。

4、用复位法和置数法设计任意进制的时候要注意以下两点。当改动进制之后，原有的进位端不再可用，需要自己搭建。

5、） 复位法： 当计数器完成所需的计数时， 产生复位控制信号控制计数器的异步复位端， 使计数器复 0。

如何用二进制十进制计数器设计任意进制计数器

1、获得N进制计数器常用的方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。在用已有的集成计数器产品构成N进制计数器时，可经外电路的不同连接得到。

2、将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。

3、计数器满模值时，产生一个进位输出CO信号或借位输出BO信号，作为标志信号或进位功能扩展。例如：计数器是模M=8的二进制加法器，计数循环从000-111，共8个状态。当计满8个数时，输出等于1，相当于逢8进1的进位输出。

4、用74LS160设计任意进制计数器：74LS160是十进制同步加法器计数器。同步由时钟信号的清除和设置控制。附加功能包括进位输出端、设置端和清除端，以及输入端和时钟信号端口的状态输出。其他端口暂时不需要。

5、要设计一个24进制计数器，要用两片74LS161，分别 计十位和个位数。但是，因为74LS161是四位二进制计数器，首先要把个位的改成十进制计数器，并产生一个进位信号送到十位计数器。这要用反馈置数法。

6、实验八设计任意进制计数器实验目的掌握中规模集成计数器的使用方法及功能测试方法。实验内容及要求采用（74LS192）复位法或预置数法设计一个三位十进制计数器。

各位小伙伴们，我刚刚为大家分享了有关任意进制计数器设计的知识，希望对你们有所帮助。如果您还有其他相关问题需要解决，欢迎随时提出哦！