设计51可逆计数器（可逆计数器实验报告）

哈喽！相信很多朋友都对设计51可逆计数器不太了解吧，所以小编今天就进行详细解释，还有几点拓展内容，希望能给你一定的启发，让我们现在开始吧！

51单片机编程可预置可逆4位计数器中if语句最后的while(P3_6==0...

只要是独立式按键，有if 语句判断按键按下了，按键的程序段写完了，最后，就必须有 一行while语句，这是在循环等待按键松开，只要是按下状态，就循环等待，必须是松开了，才往下执行。这样做的目的是：每次按键只能一次有效。

是先执行while（1）；前面的指令，只有执行一次，就在while（1）；这一句一直死循环了，因为在这里有一个分号结束符号。这样分析应该对你有用。

单片机控制数码管显示数字1234void smgxs(void)/数码管显示函数{ p20=1；开通位1 P0=shumaguan[1]；赋值yanshi()；延时p20=0；关闭位1 p21单片机学习之八：用数码管显示数字让最右面的数码管显示数字2，小数点也显示。

do { }while(1)本来就是一个死循环，if()本身是不会循环的.只要取到的键值num的小于10，就一定会进if判断，不过不知道你if里面的语句是什么，如果if里面语句为空的话这个IF在这里没什么意义啊。

51单片机的计数器程序

1、可以利用51单片机的计数器T0、T1，例如用计数器0的外部计数脉冲输入端T0计数，当计满100个脉冲数量后，触发中断。进入计数服务中断程序。

2、将定时器0或者1设置为计数器模式就可以了。

3、A 采用共阳极数码管 ；B P2口控制LED的段码，p0接A段，负输出有效 ；C P1口控制位码，P0接最高位，P3接最高位，负输出有效。

4、你得在P5引脚外部加计数脉冲信号呀，T1才能计数的。就用你的程序，仿真的结果如下图，并用数码管显示了TL1=1的状态了。

数字电路的计数器设计?

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。

秒脉冲发生器 秒脉冲产生电路由555定时嚣和外接元件RRC构成多谐振荡器。输出脉冲的频率为：经过计算得到f≈1Hz即1秒。计数器 计数器由两片74LS192同步十进制可逆计数器构成。

七个。其最后一个，在下一个状态所对应的数码是：0111。

利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。

利用80C51内部定时计数器T0,按计数器模式和方式一工作,对P3.4(T0...

【答案】：80C51定时/计数器归根到底是一个计数器，基本功能是加1。对外部事件脉冲(T0必须从P4输入、T1必须从P5输入)计数，是计数器；对片内机周脉冲计数，是定时器。

单片机的定时/计数器的工作原理 加1计数器输入的计数脉冲有两个来源，一个是由系统的时钟振荡器输出脉冲经12分频后送来；一个是T0或T1引脚输入的外部脉冲源。

单片机8051定时器和计数器的区别如下：\x0d\x0a定时器是以内部时钟作为基准来工作的，计数器是以外部脉冲输入来计数的。

主要看你T0\T1的工作方式，因T0有方式0、方式方式2和方式3四钟工作方式，而T1只有0-2三种方式。一般都使用T0计数，T1定时配合使用进行频率的测定与显示。

C51晶振频率为12MHz，要求采用定时计数器T0产生50ms定时。

计数器如何设计?

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。

置数法设计十二进制计数器 置数法即通过74LS161同步预置数功能预置计数初值，计数至溢出时通过进位输出信号，再重新加载预置数实现循环十二进制计数功能。

异步置0实现十二进制计数器：在计数器的状态为十二时输出一个复位信号，使计数器复位归0；同步置0实现十二进制计数器：在计数器的状态为十一时输出一个允许输入（ET）信号，将D0~D3全为0的数送到计数器中并输出。

由于题目上给的是THTL1，所以，设置的时候必须设置定时/计数器T1。故TMOD = 0x10，TCON中只需要设置TR1为1，故TCON = 0x40，IE需要设置ET0和EA为1，故IE = 0x88。

首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、QQQ3，如图所示。

用D触发器设计一个6进制或者8进制的可逆计数器该怎样设计?求大神...

可以利用 D 触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个 D 触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。

同步计数器 同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。图1是3位同步二进制加法计数器电路。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

根据题意，电路最多需要4个状态，因此需要两片D触发器。设触发器输出Q1Q0，因此可以得出电路的状态转换图，由状态转换图可以画出次态卡诺图。因此可以根据驱动方程和输出方程画出逻辑图。

到此，以上就是小编对于可逆计数器实验报告的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。