十进制加减计数器设置_十进制加减法计数器

鱼王 2023-11-09 10:20:19

默认

嗨，朋友们好！今天给各位分享的是关于十进制加减计数器设置的详细解答内容，本文将提供全面的知识点，希望能够帮到你！

如何用74LS192设计两位十进制计数器?

1、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

2、可用两片74ls192级联做出24进制计数器，首先第一片作低位计数，第二片作高位计数；当时钟信号一到来时，低位计数器计数一次，一共计数16次计数器本身会自动清零重新开始计数同时会产生一个进位信号。

3、ls192是十进制加/减计数器，计数到26时，产生一个复位信号，使两片计数器复位回0。用两片显示译码器74LS48，直接驱动两个共阴数码管显示。电路图即仿真图如下，这是计数到最大数25时的截图。

4、LS192是十进制计数器而74LS193是十六进制计数器，为了数码管显示的方便，本设计采用74LS192。图1 74LS192计数功能验证第二部分方案：第二部分是控制部分，及控制顺转、反转、暂停三个工作状态。

5、用proteus仿真图为：在proteus中，各个元件名为：计数器：74ls192，与非门：74ls00，七段数码管：7seg-bcd，··前面为低位，后面为高位，上面实现是24进制加计数器，下面的图为24进制减计数器。

用74ls00与74ls192获得50进制加法计数器，以下是具体步骤：设计10进制加法计数器，计数范围为0~49。使用74LS192芯片，该芯片可实现四位二进制同步计数器。

B为输入端，电路为二-五混合进制计数器。74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。

ls192是4位十进制同步可逆计数器。加法计数器，芯片清除端14脚高电平时清零，计数时14脚为低电平。置数端11脚低电平时置数，计数时11脚为高电平。

ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。

LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

2、采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。

3、LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

4、LS192是4位十进制同步可逆计数器（双时钟）。清除，置数后，要加计数，加计数的计数脉冲输入到加计数的输入端，此时要保持减计数的输入端为高电平。

5、LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

以上内容就是解答有关十进制加减计数器设置的详细内容了，我相信这篇文章可以为您解决一些疑惑，有任何问题欢迎留言反馈，谢谢阅读。