八进制减法计数器电路图_八进制减法计数器电路图解

朋友们，你们知道八进制减法计数器电路图这个问题吗？如果不了解该问题的话，小编将详细为你解答，希望对你有所帮助！

用74LS161设计8进制计数器。(要求有详细设计过程并画出电路图)

使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

ls161是四位二进制计数器，输出端有四个，要改成8进制计数器，其实，什么也不用动，只用输出端的低三位就是8进制的计数，那个高位Q3不用空着，数码管可以不用画，是用来显示仿真效果的。

用74161做8进制的计数器，即不用清0法，也不用置数法。因为74161就是四位二进制计数器，即16进制计数器，四位输出为0000~1111。那么取低3位输出端，Q2Q1Q0就是8进制二进制数，即000~111。

ls161是16进制计数器。0000-1111 一个脉冲走一个数。74ls38是38线译码器。有3个输入端。将74ls161低三位输出端联在74ls138上。74ls138有8个输出端，因为你有16个灯，所以一个输出端接两个灯。

74LS160和与非门构成同步八进制计数器电路图

用74LS160改成八进制计数器，可采用反馈清0法，用一个非门74LS04即可，不用与非门。当计数到8(1000)，Q3=1，经非门后加到清0端MR，使计数器立即回0，因此，计数的8是看不到的，实现了回0改制。

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

怎么用74LS160计数器做成一个八进制数计数器 5 要求：文字说明设计思路，画出仿真电路图，并用逻辑分析仪显示一组完整输出结果(标出起始位置与终止位置)。

怎么用74LS192组成八进制计数器?

1、把其中的d0-d3接到你的电路图中即可。又不懂的追问即可。

2、进制计数器即0~86，级联2个74ls192分别为个位和+位，个位输出的QbQc和十位输出的Qd输入到3输入与门，与门输出作为个十位重置信号就可以。

3、计数到7之后，再加1次回到0。回复我我给你DSN图。希望我的回答能帮助到你。

4、开关闭合时预置数选通端为低电平，选通端有效，预置数送到输出端；开关断开时预置数选通端为高电平，选通端无效，不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。

5、LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

6、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

利用74LS192和必要的与非门,实现一个8进制减法计数器,怎么做参考这个图...

把其中的d0-d3接到你的电路图中即可。又不懂的追问即可。

用74LS192，采用复位法改成8进制计数器，当计数到8时，Q3为1，作为复位信号接到复位端MR，即可复位回0。所以，最大数是7，则利用Q2Q1Q0=111经与非门输出低电平作为进位C信号。逻辑图即仿真图如下。

LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

试用74LS390实现八进制计数器,画出接线图和状态图

LS390是二-五进制计数器，用低三位输出就是8进制啦，很简单吗，如下的逻辑图，也是仿真图，那个数码管你不用画，那是为了显示仿真效果的，是计到最大数7时的截图。

步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。

LS90是十进制计数器，改成8进制，利用反馈清零法，将输出端Q3电路端Q3接到两个清0端R0(1)和R0(2)上即可，见下面的逻辑图，也是仿真图，那个数码管你要省掉，那是为了显示仿真效果的，是计数到最大数7时的截图。

设计一个8位减法计数器电路(7,6…0循环).用D触发器实现.

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

【答案】：模8加/减计数器由三个D触发器计数单元经异步级联而成，在加法计数时，前级Q作下级时钟；减法计数时，前级Q作下级时钟。电路只需加入用X控制的异或门，即可在同一电路完成加/减计数的异步级联。

再根据卡罗图求出QQQ3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。3个D触发器可以构成3位二进制计数器，计数范围0~7，因此其模为8。

各位小伙伴们，我刚刚为大家分享了有关八进制减法计数器电路图的知识，希望对你们有所帮助。如果您还有其他相关问题需要解决，欢迎随时提出哦！