设计带进位端的减法计数器
各位朋友，大家好！小编整理了有关设计带进位端的减法计数器的解答，顺便拓展几个相关知识点，希望能解决你的问题，我们现在开始阅读吧！
计数器怎么设计?
1、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。
2、将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。
3、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、QQQ3，如图所示。
请教数字电路高手,减法计数器怎么作啊?
（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。
一个输出量Y，画出状态图、真值表、再根据卡罗图求出QQQ3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。
TC：加法：0~8低电平9高电平，减法：9~1低电平0高电平。RCO：加法：0~9上半部分高电平9后半部分低电平。减法“9~0上半部分高点平0后半部分低电平。E=0正常计数，E=1保持Q与TC清RCO‘。
74190个管脚的作用,怎么实现减法计数
个管脚的作用，怎么实现减法计数 —— TC： 加法：0~8低电平9高电平， 减法：9~1低电平0高电平。RCO：加法：0~9上半部分高电平9后半部分低电平。 减法“9~0上半部分高点平0后半部分低电平。
是十进制加/减计数器，有一个加/减控制端D/U，当D/U端加高电平，计数器做减法计数。设计多位十进制减法计数器时，将借位输出端接到高位的时钟脉冲输入端CLK即可实现向高位借位计数。
3是“二进制、可预置、加减计数器”。即在D0-D3上预置一个2进制数，PL引脚下跳沿将其送至Q0-Q3，此时如在CPU引脚上出现脉冲，Q0-Q3的数字就递增；如在CPD引脚上出现脉冲，Q0-Q3的数字就递减。
数字逻辑电路,求电路图!!用74LS192设计6进制减法计数器,外部反馈...
（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。
LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。
ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。
LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。
采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。将作为十位的计数器输入端置为0011而将个位的输入端置为0000。
将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。
74ls192设计减法计数器显示9-3
ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。
LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。
LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。
而减法器可以使用集成加法器和四个异或门来实现。
CT74LS161和CT74LS192是数字逻辑集成电路，其中CT74LS161是4位二进制计数器，CT74LS192是可编程分频器。利用这两个芯片可以设计出N进制计数器。
proteus中用74HC192做9进制减法计数器仿真比较容易，74HC192是加/减十进制计数器。把时钟脉冲接在DN脚就是减法计数器，再用一片译码器74LS47，配共阳数码管显示。下图就是proteus 的仿真图。
以74190为基本元件,设计一个递减计数器
TC：加法：0~8低电平9高电平，减法：9~1低电平0高电平。RCO：加法：0~9上半部分高电平9后半部分低电平。减法“9~0上半部分高点平0后半部分低电平。E=0正常计数，E=1保持Q与TC清RCO‘。
看功能表，先把CP2接到QA，变成模10，再用两个模10做成一个模10和一个摸6。一般说计数器主要由触发器组成，用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。
（1） 倒计时显示采用七段数码管作为显示，由计数器驱动并显示计数器输出值。（2） 计数器选用集成电路74190进行设计。74190是十进制同步可逆计数器，它具有异步并行置数功能、保持功能。
两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。
要改成减法计数器，可将4个输出端各接一个非门，则原输出的状态取反后变成1111~0000，即F~0，就是减法计数了，逻辑图如下，也是仿真图。计数输出为0000，经4个非门取反后成为1111，十六进制数的F。
小伙伴们，上文介绍设计带进位端的减法计数器的内容，你了解清楚吗？希望对你有所帮助，任何问题可以给我留言，让我们下期再见吧。
