用74ls390设计18进制计数器（用74ls161设计18进制计数器）
嗨，朋友们好！今天给各位分享的是关于用74ls390设计18进制计数器的详细解答内容，本文将提供全面的知识点，希望能够帮到你！
数字电路实验的考试题目?
西北农林科技大学数字电路实验考试内容实验八（一）时序逻辑电路设计设计内容1．用JK触发器设计一个8421码十进制同步加法计数器。
填空题：（每空1分，共20分）数字逻辑电路按其功能可分为（ ）和（ ）两大类。“与非”门的逻辑功能是有0出（ ），全1出（ ）。
F(A，B，C，D)=∑m(1，4，9，13)+∑d(5，6，7，11，15)=[∑m(4)+∑d(5，6，7)]+[∑m(1，9，13)+∑d(5)]=CD+AB。卡诺图的构造特点使卡诺图具有一个重要性质，可以从图形上直观地找出相邻最小项。
试用74LS390实现八进制计数器,画出接线图和状态图
LS390是二-五进制计数器，用低三位输出就是8进制啦，很简单吗，如下的逻辑图，也是仿真图，那个数码管你不用画，那是为了显示仿真效果的，是计到最大数7时的截图。
步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。
LS90是十进制计数器，改成8进制，利用反馈清零法，将输出端Q3电路端Q3接到两个清0端R0(1)和R0(2)上即可，见下面的逻辑图，也是仿真图，那个数码管你要省掉，那是为了显示仿真效果的，是计数到最大数7时的截图。
利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输入、输出波形。 设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录电路的所有有效计数状态。
LS390是二-五进制计数器，用低三位输出就是8进制 加法计数器的进制从二进制到十六进制可变。
3是“二进制、可预置、加减计数器”，即在D0-D3上预置一个2进制数，PL引脚下跳沿将其送至Q0-Q3，此时如在CPU引脚上出现脉冲，Q0-Q3的数字就递增；如在CPD引脚上出现脉冲，Q0-Q3的数字就递减。
用74LS90如何构成八进制计数器
步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。
如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。
ls90的MRMR2管脚同时置一时，可实现异步清零。所以对2进制，最大显示数为1，Q1接MR1。
用74LS90设计分别一个十二进制,十三进制,十七机制和十八进制计数器
步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。
CP2接CLK， R0(1)， R1(2)，S0(1)，S0(2)接低电平。
ls90设计一个七进制计数器原理是应用若干集成电路芯片和相关门电路组成7进制计数器。组成的时序逻辑电路在逐个脉冲下产生相关状态，并把相关状态由译码器翻译出来显示在数码管上。计数是一种最简单基本的运算。
原图是36进制，采用反馈清0法实现，即计数到36复位，十位取3，即0011，个位取6，即0110。现在改成28进制，同理，十位取2，即0010，个位取8，即1000。
74ls390设计40进制计数器
LS390是二-五进制计数器，用低三位输出就是8进制 加法计数器的进制从二进制到十六进制可变。
设计四十进制的计数器，输出为8421BCD码，原图是用两片74LS90，只要删掉原图中的2输入与门即可，将原来的R0(1)复位端接到R0(2)上，其它不变。如下图所示。
双分频双计数器功能。高速工作：74LS390芯片在5V至5V的供电电压下，可以工作在高达55MHz的频率。双分频双计数器功能：74LS390芯片具有双分频器和双计数器功能，可以输入信号分频，同时也可以进行双向计数。
F2=ABC+BCD+ACD+ABD 利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输入、输出波形。
首先在电脑中鼠标双击打开Proteus软件，新建一个工程，如下图所示。然后在打开的Proteus软件页面中，选择左侧栏中的元器件模式，如下图所示。接着在打开的页面中，如下图所示，输入7seg-BCD。
到此，以上就是小编对于用74ls161设计18进制计数器的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
