八进制加法计数器设计思路-八进制加法计数器设计

朋友们，你们知道八进制加法计数器设计这个问题吗？如果不了解该问题的话，小编将详细为你解答，希望对你有所帮助！

怎样用74LS163来构成一个八进制计数器?

1、使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

2、ls161是四位二进制计数器，输出端有四个，要改成8进制计数器，其实，什么也不用动，只用输出端的低三位就是8进制的计数，那个高位Q3不用空着，数码管可以不用画，是用来显示仿真效果的。

3、这还要什么电路图呀，74LS163就是一片十六进制计数器呀，用四个输出端Q3Q2Q1Q0就是16进制的计数输出，用低三位Q2Q1Q0输出端就是八进制计数器。

4、可以通过同步直接清零法。 考虑8=1000，将Q3通过非门后接到同步置位端/SR上即可。P0~P3都接0. 这样，每次从7到8时瞬间被置为0，即完成0-7-0的循环，是一个8进制计数器。 其他的使能管脚我就不赘述了。

5、这个你用上升沿或者下降沿计数器，然后外带一个时间计数器就可以解决你的问题了。至于0.8个的真没有 就这个了，这个计数器 计时器都是PLC 内部自带的，看你怎么使用而已。你说的不能用发几个脉冲来形容。

6、ls161是16进制计数器。0000-1111 一个脉冲走一个数。74ls38是38线译码器。有3个输入端。将74ls161低三位输出端联在74ls138上。74ls138有8个输出端，因为你有16个灯，所以一个输出端接两个灯。

如何用最简单的方法将74LS161设计为一个8进制计数器!

1、使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

2、你可以用计数器计算30个然后0.8个用时间计算。

3、ls161是四位二进制计数器，输出端有四个，要改成8进制计数器，其实，什么也不用动，只用输出端的低三位就是8进制的计数，那个高位Q3不用空着，数码管可以不用画，是用来显示仿真效果的。

4、ls161是16进制计数器。0000-1111 一个脉冲走一个数。74ls38是38线译码器。有3个输入端。将74ls161低三位输出端联在74ls138上。74ls138有8个输出端，因为你有16个灯，所以一个输出端接两个灯。

用74LS192怎么设计8进制加法计数器?

1、LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

2、LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

3、LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

4、使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

5、（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

用74LS90如何构成八进制计数器

1、设计一36进制计数器 分析：两位数需用2块74LS90，首先将每块接成10进制构成100进制计数器，然后设计计数到36返回清零。36的BCD码为00110110，因此可将十位的QB、QA，个位的QC、QB相“与”，结果接到2块74LS90的清零端。

2、八路彩灯控制系统中74ls90的工作原理如下：两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。片74LS90是左右摆放，左边设为片1，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果。

3、LS190是十进制加/减计数器，要构成4进制和8进制计数器，需要用一个非门，产生置数信号，并将预置数接地。4进制计数器只用Q1Q0两个输出端就是。见下而的仿真图。8进制计数器用Q2Q1Q0三个输出端，如下仿真图。

4、使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。

用D触发器设计一个6进制或者8进制的可逆计数器该怎样设计?求大神...

可以利用 D 触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个 D 触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。

同步计数器 同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。图1是3位同步二进制加法计数器电路。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

根据题意，电路最多需要4个状态，因此需要两片D触发器。设触发器输出Q1Q0，因此可以得出电路的状态转换图，由状态转换图可以画出次态卡诺图。因此可以根据驱动方程和输出方程画出逻辑图。

到此，以上就是小编对于八进制加法计数器设计思路的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。