如图所示计数器电路图,试分析图题658所示计数器的模

各位朋友，大家好！小编整理了有关如图所示计数器电路图的解答，顺便拓展几个相关知识点，希望能解决你的问题，我们现在开始阅读吧！

分析下图2所示的计数器电路,列出状态表,画出状态图,并说明电路能否自启...

1、（1）分析该电路为几进制计数器；（2）画出电路的状态转换图；（3）说明电路能否自启动。 下图所示是由JK触发器和门电路组成的同步计数器电路。

2、试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。六．（18分）按步骤完成下列两题1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。

3、LD = 1010B = 10D ， LS161 是同步置数，计数至 10 时 CP 前沿已经过去，要在下一个 CP 完成置数，所以电路输出状态是 0 ~ 10 ， 共 11 种状态，是 11 进制计数器。

用74LS192构成十进制加法计数器

LS192十进制加/减计数器，可以在十以内改成其它进制的加/减计数器。用反馈清0法比较简单，五进制计数器，就是当计到五时，输出状态Q3Q2Q1Q0=0101，就利用这个状态产生一个复位信号加到MR端，让计数器回0。

采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。

LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。

LS192是4位十进制同步可逆计数器（双时钟）。清除，置数后，要加计数，加计数的计数脉冲输入到加计数的输入端，此时要保持减计数的输入端为高电平。

LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

60进制计数器电路图

1、ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。

2、要用74LS192制作60进制的加法计算器如下图所示 Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件（该软件中国总代理为广州风标电子技术有限公司）。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。

3、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

4、实验四 七段数码管显示电路实验目的实现十六进制计数显示。硬件需求EDA/SOPC实验箱一台。实验原理七段数码管分共阳极与共阴极两种。

计数电路怎样做?

1、首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

2、首先把个位的74LS161改成十进制计数器并产生进位信号，向十位计数器进位。再利用24产生复位信号，使十位和个位计数器复位回0，实现24进制计数。最大数是23，逻辑图即仿真图如下所示。

3、十进制整数转换为二进制整数十进制整数转换为二进制整数采用除2取余，逆序排列法。

4、利用D触发器构成计数器，数字电路实验设计：D触发器组成的4位异步二进制加法计数器。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器， D触发器的特性方程为 设计方案：用触发器组成计数器。

5、计数器电路设计：该计数器可实现按键计数、增减控制、手/自动清零等功能。

6、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

以上内容就是解答有关如图所示计数器电路图的详细内容了，我相信这篇文章可以为您解决一些疑惑，有任何问题欢迎留言反馈，谢谢阅读。