cd40192设计计数器「cd4017计数器」

鱼王 2023-11-10 14:22:15

默认

好久不见，今天给各位带来的是cd40192设计计数器，文章中也会对cd4017计数器进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！

五位加法计数器怎么来的进位输出

执行加计数时，减计数端CPd接高电平，计数脉冲由CPu 输入；为了实现五进制加法，即当 Q3Q2Q1Q0=0101时，让CR=1，计算器直接清零。

计算器进位输出被引出的方法：10进制除以2转换为二进制，10进制除以8转换为八进制。10进制除以16转换为16进制。

从 00000 开始加法计数，即：00000 + 1001011 = (10) 01011。五位的计数器，只保留低五位：01011。高位的 10，都从进位端输出，从而就消失了。

计数器的进位输出就相当于进制转换，即计算时满足条件的进位。计数器满模值时，产生一个进位输出CO信号或借位输出BO信号，作为标志信号或进位功能扩展。例如：计数器是模M=8的二进制加法器，计数循环从000-111，共8个状态。

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

用两片74LS192和与非门制作60进制的加法和减法计数器，要求要逻辑图，30分钟之内急需。可以直 100 用两片74LS192和与非门制作60进制的加法和减法计数器，要求要逻辑图，30分钟之内急需。

采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。

先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。

可以利用 D 触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个 D 触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。

D触发器只能构成二进制数，对应的1位十进制数就是 1001=9（0000=0）；所以需要四个D触发器来构成十进制计数器，如74LS17375等等就是4D触发器芯片，也可以采用CD4013---双D触发器芯片来构造电路。

用JK触发器设计一个三进制计数器，计数为00，01，10三个状态的循环，所以需要用到两个JK触发器。先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

首先，把2个JK触发器接成同步加法计数器（是4进制的），再改成3进制就行了。

以上内容就是解答有关cd40192设计计数器的详细内容了，我相信这篇文章可以为您解决一些疑惑，有任何问题欢迎留言反馈，谢谢阅读。