6进制计数器逻辑电路图

鱼王 2023-11-28 04:10:08

默认

欢迎进入本站！本篇文章将分享6进制计数器逻辑电路图，总结了几点有关6进制计数器三种方法的解释说明，让我们继续往下看吧！

说明图中电路是多少进制的计数器,包含哪些有效状态?

LD = 1010B = 10D ， LS161 是同步置数，计数至 10 时 CP 前沿已经过去，要在下一个 CP 完成置数，所以电路输出状态是 0 ~ 10 ，共 11 种状态，是 11 进制计数器。

是带异步清零功能的十六进制计数器。当检测与非门G输出为1时，电路处于计数状态；当G输出为0时，RD=0，此时74LS161处于异步清零状态，计数器Q3Q2Q1Q0输出0000。

先判断是同步计数器还是异步计数器：计数脉冲同时接到个触发器，各触发器状态的变换与计数脉冲同步即为同步计数器。根据电路图写出逻辑表达式，再化简。根据表达式写出逻辑状态表。最后根据逻辑状态表看是几进制计数器。

1、LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。计数的对应输出 QQQ0，是000--101共6个数，在计数到110时产生清零信号；利用反馈清零法即可。

2、用74ls161设计初始状态为0011的六进制计数器，即最小数是3，计数为3~8，采用置数法，见下图，把74HC160改成74LS161，非门改成74LS04，置数端D1D0接VCC，D3D2端接GND。

3、进制和8进制计数分别为0~5和0~7，两者所需重置信号Rd分别为 (D0D2)和(D1D2D3)，又M只可能是0或1，选M=1 Rd=[(D0D2)M]+(D1D2D3)。

4、用一片四位二进制加法计数器74LS161设计一个6进制的计数器，采用反馈清零法，6进制，就利用6，即1010，产生一个复位信号，加到CR上即可。下图是仿真图，也是逻辑图，你不用画数码管，那是显示仿真效果的。

5、要用加法计数器74LS161设计六进制减法计数器，只能采用在计数器的四个输出端Q3Q2Q1Q0各接一个非门，取反码即为减法。例，原码为1111，反码为0000，六个状态为：0000~0101。

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。

LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。

到此，以上就是小编对于6进制计数器三种方法的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。