8进制同步计数器D触发器

大家好呀！今天小编发现了8进制同步计数器D触发器的有趣问题，来给大家解答一下，别忘了关注本站哦，现在我们开始阅读吧！

如何用74LS74双D触发器设计一个八进制加法计数器

步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。

如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。LS74是双D触发器。

用74LS192，采用复位法改成8进制计数器，当计数到8时，Q3为1，作为复位信号接到复位端MR，即可复位回0。所以，最大数是7，则利用Q2Q1Q0=111经与非门输出低电平作为进位C信号。逻辑图即仿真图如下。

用D触发器和74LS138译码器实现彩灯循环电路.要求8只彩灯,7亮一暗,且...

xx138是3-8译码器，在被使能的情况下，只有与地址码对应的译码输出端为0，其他7个译码输出端均为1。用D触发器构建八进制计数器，产生连续变化的地址码，即可实现要求。

用D触发器搭个3位计数器，计数器的输出端连到译码器的A0、AA2，再将8只灯连到译码器的Y0-Y7即可。

设计的任务要求采用边沿JK触发器(74LS112)、D触发器(74LS74)和3-8线译码器(74LS138)构成一个广告流水灯电路。要求系统共有8个灯，其效果始终是7亮1暗，且这1暗灯循环下移或者上移。

ls161是16进制计数器。0000-1111 一个脉冲走一个数。 74ls38是38线译码器。有3个输入端。将74ls161低三位输出端联在74ls138上。 74ls138有8个输出端，因为你有16个灯，所以一个输出端接两个灯。

ls74 D触发器组成模7加法器，三位输出ABC=000，100，0..111，将ABC接到74ls138三个输入端就可以完成所要求电路。

用D触发器设计一个6进制或者8进制的可逆计数器该怎样设计?求大神解答...

同步计数器 同步：同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。以同步二进制计数器为例说明。图1是3位同步二进制加法计数器电路。

可以利用 D 触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个 D 触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。

根据题意，电路最多需要4个状态，因此需要两片D触发器。设触发器输出Q1Q0，因此可以得出电路的状态转换图，由状态转换图可以画出次态卡诺图。因此可以根据驱动方程和输出方程画出逻辑图。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

可以。对N个D触发器组成的级联结构的最后输出Q或者Q非的高电平(计1)或者低电平(计0)进行计数，即可以实现计数器的功能。例如时钟源的频率是100HZ，则最终输出端就会以100/2的N次方 的频率进行计数。

【答案】：模8加/减计数器由三个D触发器计数单元经异步级联而成，在加法计数时，前级Q作下级时钟；减法计数时，前级Q作下级时钟。电路只需加入用X控制的异或门，即可在同一电路完成加/减计数的异步级联。

用74LS90组成八进制计数器,不知道这样画得对不对!

如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器。

LS90是十进制计数器，改成8进制，利用反馈清零法，将输出端Q3电路端Q3接到两个清0端R0(1)和R0(2)上即可，见下面的逻辑图，也是仿真图，那个数码管你要省掉，那是为了显示仿真效果的，是计数到最大数7时的截图。

两片7490都设置成五进制，构成25进制计数器，然后遇24清零。

ls90的MRMR2管脚同时置一时，可实现异步清零。所以对2进制，最大显示数为1，Q1接MR1。

八进制？7490里面本身好象就是有一个8进制的计数器了，接上就得了。

计数器的功能表是什么?

功能表如下图所示 74ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，Q1~Q4是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。

ls163是一个很简单的计数芯片，当CEP、CET接高时，芯片可以正常计数，DO~D3是置位数据的输入端，QA~QD是数据的输出端，而置数端和清零端只有有一个低电平就会执行置数或清零。

是一个4位二进制可编程计数器，它可以用来实现不同的功能，如加法计数、减法计数、二进制计数、二进制与十进制互相转换等。要实现这些功能，可以通过编写控制字来实现。

进制计数器的原理和真值表：CD4518/CC4518是十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。

到此，以上就是小编对于d触发器八进制加法计数器的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。