中规模计数器电路设计（中规模计数器译码器及显示电路）

嗨，朋友们好！今天给各位分享的是关于中规模计数器电路设计的详细解答内容，本文将提供全面的知识点，希望能够帮到你！

用74LS290设计一个六进制计数器

1、一片74ls290计数规律是满十就清零，这样就构成了10进制的计数器，一片74ls290满六就清零，这样就构成了6进制的计数器。当十进制计数器满十以后，输出一个信号给六进制计数器。当六进制计数器满六的时候，两片同时清零。

2、因此，74LS290又称为“二—五—十进制型集成计数器”。你要设置为6进制计数器，则将Q0和CP1相连，计数脉冲由CP0输入，输出为Q3Q2Q1Q0时，则构成十进制（8421码）计数器；若将Q3和CP0相连，计数脉冲由CP1输入。

3、可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。

4、LS290在74系列计数器中是很特殊的计数器，名称是 “异步 2 - 5 - 10 进制计数器”，内部由一个 2分频器，一个5分频器组成，芯片手册已经有标准的接法，下面链接有详细介绍。

5、计数的对应输出 QQQ0，是000--101 共6个数，在计数到 110 时产生清零信号；利用反馈清零法即可。74LS90是二-五-十进制异步加法计数器，具有双时钟输入，并具有清零和置数等功能，其引脚排列如上图。

计数器电路怎么设计

两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

置数法设计十二进制计数器 置数法即通过74LS161同步预置数功能预置计数初值，计数至溢出时通过进位输出信号，再重新加载预置数实现循环十二进制计数功能。

将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。

可以用同步4位二进制加法计数器74LS16三输入与非门74LS451共阴七段数码LED显示器来实现七进制的计数器。

用JK触发器设计一个三进制计数器，计数为00，01，10三个状态的循环，所以需要用到两个JK触发器。先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。

用中规模十进制计数器74HC160实现一个12翻1的计数器

1、清零法即通过74LS161异步清零输出功能使74LS161从零开始计数至设定值时复位，从而实现循环十二进制异步计数器的功能。

2、用加法计数器74ls161清零功能接成12进制计数器，第二个图再改一下就行了。12进制，当计数到12，即Q3Q2Q1Q0=1100，把Q3Q2接到与非门上，产生清零信号。

3、→1001→0000） CPRdLDS1S2工作状态*0***清零↑10**预置数*1101保持（包括C）*11*0保持（C = 0）↑1111计数74LS160是十进制加法计数器，74LS161是十六进制加法计数器。

4、用同步置零设计7进制计数器，显示选用数码管完成。演示电路 74LS160十进制计数器连线图如图1所示。

36.试在图4所示电路基础上,利用两片中规模同步计数器CT74160和必要的...

1、时钟CLK与第一片74160的CP直接相连，第一片RCO与CLK经与门与第二片74160的CP相连，可构成100进制计数器。两片74160的四位二进制输出分别记为：Q00、Q0Q0Q03及QQ1Q1Q13。

2、两片计数器IC级联 两片计数器IC的同步清零引脚连接门电路构成的译码电路。译码电路在两片计数器IC总输出为20时，输出有效。这样，下一个时钟脉冲来临时，计数器输出0，技术范围为0~20，正好是21进制计数器。

3、在工作区上方的那排可以选择的器件里面，选择“放置基楚原件”，然后会有一个对话框，选择电阻的就行了，旁边选择阻值，不过也可以放置之后双击电阻修改阻值。

4、电容器：电容器是存储电荷的装置。两个彼此绝缘而又互相靠近的导体，都可以组成一个电容器。一般来说，电容器极板的正对面积越大、极板间距离越近，电容器的电容就越大。

5、首先要知道160是异步清零，同步置数，这个图采用的是同步置数。

6、(4)采用+5V电源供电。题目分析： 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。

数字电路的计数器设计?

1、两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。

2、最佳答案该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。选用芯片74LS74，管脚图如下。说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为设计方案：用触发器组成计数器。

3、秒脉冲发生器 秒脉冲产生电路由555定时嚣和外接元件RRC构成多谐振荡器。输出脉冲的频率为：经过计算得到f≈1Hz即1秒。计数器 计数器由两片74LS192同步十进制可逆计数器构成。

数电实验如何用90芯片设计58进制计数器

） 两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。

分析：两位数需用2块74LS90，首先将每块接成10进制构成100进制计数器，然后设计计数到36返回清零。36的BCD码为00110110，因此可将十位的QB、QA，个位的QC、QB相“与”，结果接到2块74LS90的清零端。电路：如图3所示。

如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

以上内容就是解答有关中规模计数器电路设计的详细内容了，我相信这篇文章可以为您解决一些疑惑，有任何问题欢迎留言反馈，谢谢阅读。