计数器课程设计

大家好！小编今天给大家解答一下有关计数器课程设计，以及分享几个计数器教学课件对应的知识点，希望对各位有所帮助，不要忘了收藏本站喔。

给位大神帮帮忙啊,课程设计:4/7进制计数器设计:数码管显示,用开关切换...

进制是0000~0110，4进制是0000~0011，才用74161和JK触发器充当开关，共用时钟，当J端子加高电平时，Q1端子输出高电平，Q2非为0，此时功能为7进制。当J端子变为0时，功能为4进制。

用160和与非门组成6进制加法计数器-用异步清零端设计电路如图2所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。用160和与非门组成7进制加法计数器-用同步置零设计 则为七进制计数器。

可以用同步4位二进制加法计数器74LS16三输入与非门74LS451共阴七段数码LED显示器来实现七进制的计数器。

用4脚的数码管显示的话，从右向左各个引脚依次接Qa到Qd。

用一片74LS161四位二进制数计数器设计，需要用反馈置数法，才能预置初值。假如初值为3，即最小数是3，7进制计数器，那最大数就是9。逻辑图如下，这也是仿真图，那个数码管，可以省掉，那是为了显示仿真效果的。

数字逻辑电路,求电路图!!用74LS192设计6进制减法计数器,外部反馈...

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

ls192是十进制加/减计数器，时钟脉冲加到DN脚即是减法计数，当计数到00时，置数19即可，便从19开始作减法计数了。电路图即仿真图如下。

课程设计题目:电子计数器

单片机C51计数器要求：编写一个计数器程序，将T0作为计数器来使用，对外部信号计数，将所计数字显示在数码管上。

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

CT74LS161和CT74LS192是数字逻辑集成电路，其中CT74LS161是4位二进制计数器，CT74LS192是可编程分频器。利用这两个芯片可以设计出N进制计数器。

矩形波送到个位74ls90的CP0上，个位74ls90的Q3和十位74ls90的CP0相连接。（级联，构成100进制计数器）4个芯片都接上电源和地线。

当连成二一五进制计数器时，可以用独立的2分频电路在最后输出级形成对称波形（矩形波）。每个计数器又有一个清除输入和一个时钟输入。由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。

数电实验如何用90芯片设计58进制计数器

1、） 两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS90连接而成的60进制计数器，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。高位接成了六进制计数器。

2、分析：两位数需用2块74LS90，首先将每块接成10进制构成100进制计数器，然后设计计数到36返回清零。36的BCD码为00110110，因此可将十位的QB、QA，个位的QC、QB相“与”，结果接到2块74LS90的清零端。电路：如图3所示。

3、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

4、为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。

5、当计数达到该进制的树时90管清零。 要构成100进制计数器需要两个90管。 每个管子的2 3 号口接地 第一个管子的11号口接第二个管子的输入端 14号口 便可完成。

小伙伴们，上文介绍计数器课程设计的内容，你了解清楚吗？希望对你有所帮助，任何问题可以给我留言，让我们下期再见吧。